FPGA产生脉冲的上升沿如何才能陡一些?

2019-07-15 21:03发布

如题,倍频达到高工作频率后,采用计数分别记高低电平时间,低电平计数完成就置高,再计数,完成了再置低,这样子产生宽度可调的脉冲由IO输出,这样子的脉冲做不到很抖么?用cyclone4c6的试了一下,倍频200mhz频率输出200ns脉宽,结果上升沿大概40ns了。FPGA有啥方法产生纳秒级宽度可调窄脉冲么
scope_7.jpg
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。