FPGA

萌新的一个FPGA问题

2019-07-15 21:06发布

站内问答 / FPGA
1894 3 1153
请问各位大神，verilog hdl里位宽的定义究竟是什么意思？
本人纯新手，之前只模糊的知道位宽似乎是指一次通过的数据长度，那么定义一个带位宽的寄存器型或线网型变量究竟是什么意思，是指变量本身的数据长度吗？
一个高位宽的变量是一次性输出呢，还是通过串行或并行输出都可以？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
reallmy
2019-07-16 00:10
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>