FPGA

Xilinx 在ISE已完成的工程文件中添加IP核

2019-07-15 21:08发布

站内问答 / FPGA
3779 6 1474
已经有一个现成的AD采样模块，现在想添加功能，所以想在源工程中添加一个后续处理IP核，添加之后不知如何处理。
截图00.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
fudadaqaz987
2019-07-16 05:31
谢谢

一周热门 更多>