FPGA

求助，关于FPGA示波器内部的一些疑问

2019-07-15 21:11发布

站内问答 / FPGA
8871 2 1080
QQ图片20171217105619.png
请问这个电路是不是示波器内部的测频电路
第二个d触发器为什么要接高电平..
这个signal是示波器的触发信号
QQ截图20171217110501.png
这个是示波器采样储存的部分，这里我还是不懂为什么第二个FDC接高电平

求助各位大神帮忙解答一下，刚刚接触FPGA和数字电路有些部分不是很理解，谢谢各位大神
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
lyh110
2019-07-16 01:25
可以尝试画时序图分析，第一个应该是测周法，从复位后开始检测输入信号上升沿，第二个图就是个触发使能采样吧

一周热门 更多>