FPGA

SPI接口主模式电路设计

2019-07-15 21:13发布

站内问答 / FPGA
13366 4 1230
SPI接口主模式电路设计。
(1)输出时钟频率可调: 主时钟2/4/8/32/64分频;
(2 )具有主动首发功能;
(3 )发送、接收数据位数可通过输入数据设定;
(4 )可实现数据次序选择，数据最高位首发或最低位首发;
(5 )实现波特率选择，要求设置4级，数值自定(可参考其他标准);
(4 )完成全部流程: 设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、
下载验证等。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
东方康子
2019-07-16 11:05
感谢

一周热门 更多>