FPGA

nios ii 中如何实现AD采集存储的问题

2019-07-15 21:15发布

站内问答 / FPGA
1841 1 1012
    小弟是初学者，最近开始涉及到FPGA进行采集存储的问题。
    使用了SDRAM进行存储。由于SDRAM状态机的编写很恼火，所以这里借用了Qsys来调用SDRAM核来实现。存储是实现了，但是不知道如何与AD采集融合。
    查询了一下，发现可以使用Avalon总线，将AD的verilog功能描述封装成一个IP核，挂到Avalon总线，实现verilog与NIOS II的通讯。
    但是不知道这种方法速度够不够，也不清楚具体的做法是什么。
    所以，有没有哪位大哥大姐能够给小弟提供一个具体的思路，或者其它AD采集存储的实现方法。
    不胜感激！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
钟哥30
2019-07-16 01:53
直接在Qsys添加SDRAM IP核，AD那部分如果可以使用IO口模拟的话就在Qsys中添加PIO，然后将引脚引出，然后再nios II中通过操作PIO模拟出AD的时序出来，然后将AD读到的数据直接在nios II中存到SDRAMzhong去，这样应该可以的

一周热门 更多>