FPGA

从SDRAM读取数据遇到的问题

2019-07-15 21:15发布

站内问答 / FPGA
7648 3 1731
tica, SimSun, sans-serif">在sdram中存入一些数据之后，当读取sdram中数据时，可不可以将连续的几位数据读取到存储器型的数据对象中？比方说从sdram中读取1，2，3，4到reg[7:0] memory[3:0]中，然后再对memory操作，这样可以吗？需要怎么控制sdram的输出端口？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
asuyyy
2019-07-16 01:21
本帖最后由 asuyyy 于 2017-11-17 11:28 编辑

awlays(posedge Sysclk or negedge Rst_n)  
    if(!Rst_n)
          begin
               memory[0] <= 8'd0;
               memory[1] <= 8'd0;
               memory[2] <= 8'd0;
               memory[3] <= 8'd0;
         end
      else
            case(read_cnt)
                                1: memory[0] <= read_data;         
                                2: memory[1] <= read_data;   
                                3: memory[2] <= read_data;   
                                4: memory[3] <= read_data;   
                        default:
                                memory <= memory;
                        endcase

     end


大概这个样子？你自己写一个计数模块，看一下读了几次，读一次read_cnt加1.
else可以变为else if 写入你自己需要的限制条件。





一周热门 更多>