程墨昕 发表于 2017-11-11 17:42
module iic_com
(
      input CLK,

哦。明白了。你是纠结为什么这里是50.这里是100那里是200是吧？
这个其实是取决于你需要操作什么样的芯片，它用的是什么样的时序。
你随便找个使用I2C通讯协议的芯片的技术手册看看吧。
里面肯定会有讲时序图。说得很明白。
随便扯一下把
写数据的时候。这个ABC引脚，要低电平，然后才会把数据写进去。
那么，这个低电平要保持多久我才可以写数据？
我ABC引脚拉低1ns然后立刻拉高芯片识别的到吗？
那10ns呢？哦，这个是低速芯片。要拉低100ns啊。
我的FPGA用的是100M的晶振，一个周期是10ns。
那我就写C1==10
10*10=100ns。
假如芯片手册说。不。要拉低200ns
那我就写C1==20
10*20=200ns
然后我发现100M晶振用完了，现在只有50M的，一个周期是20ns
那我就只好改回去了C1==10
20*10=200ns