FPGA 按键

如何用verilog语言实现按键按一次是开始，再按一次是暂停

2019-07-15 21:17发布

站内问答 / FPGA
10337 8 1464
按键是按下后自动弹起的 没法根据按键的高低电平判断按键是开始状态还是暂停状态 这个应该怎么实现按键两种状态的判断呢 求解
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
钟哥30
2019-07-16 04:35
本帖最后由 钟哥30 于 2017-11-8 15:17 编辑

使用边沿检测试试
reg key1,key2;
wire key_pos,key_neg;
always@(posedge clk) begin
  if(!rse_n) begin
    key1 <= 1'b1;    key2 <= 1'b1;
  end
  else begin
    key1 <= key;//key连接按键的IO口
    key2 <= key1;
  end
end
assign key_neg = key2&&(!key1);
assign key_pos = (!key2) && key1;

一周热门 更多>