FPGA

Quartus17.0调用Modelsim仿真PLL无输出

2019-07-15 21:18发布

站内问答 / FPGA
4015 15 908
本人安装的是Quartus17.0-Lite（配套Modelsim-Altera）
添加PLL的IP核，仿真的时候c0输出高阻，locked一直输出低；
选用：Cyclone10的10CL016E144C8

目前尝试办法：
①选择Cyclone4的器件，调用C4的PLL IP仿真，IP可以正常仿真；
②更换Modelsim SE10.5（破解版），仿真c0输出高阻；
③安装Quartus17.0-stand（破解版），仿真c0输出高阻；
④自己重新编译了ModelSim的Altera库，依然c0输出高阻；

求大神指导指导。
注：目前器件不能变更，最终是要使用Cyclone10LP的，而目前只有Quartus17.0支持Cyclone10LP；

PLL仿真图1.png
目前选定的端口.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
15条回答
zrkdzsj521
2019-07-16 14:01
咨询过一些大牛，和多次尝试，问题出在软件上，正版的软件也没办法仿真。
目前一个比较折中的解决方案是：器件选10CL16型号，但是PLL选用Cyclone V的PLL库，是能够正常综合编译、仿真的。但这种办法还没有进行上板验证。

另外：过几天出新版17.1，到时候再尝试一下，看看是否可以解决，同时咨询技术支持，看看是否有合理的解释，后面有新结果了再更新，希望不要出现同样的坑。

一周热门 更多>