Quartus17.0调用Modelsim仿真PLL无输出

2019-07-15 21:18发布

本人安装的是Quartus17.0-Lite(配套Modelsim-Altera)
添加PLL的IP核,仿真的时候c0输出高阻,locked一直输出低;
选用:Cyclone10的10CL016E144C8

目前尝试办法:
①选择Cyclone4的器件,调用C4的PLL IP仿真,IP可以正常仿真;
②更换Modelsim SE10.5(破解版),仿真c0输出高阻;
③安装Quartus17.0-stand(破解版),仿真c0输出高阻;
④自己重新编译了ModelSim的Altera库,依然c0输出高阻;

求大神指导指导。
注:目前器件不能变更,最终是要使用Cyclone10LP的,而目前只有Quartus17.0支持Cyclone10LP;

PLL仿真图1.png
目前选定的端口.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。