2019-07-15 21:21发布
WZH1991 发表于 2017-10-10 23:41 会不会是初始信号(((wr_full1||wr_full2)==1'b1)&&(wr_fifo==1'b0)) 没给到或不满足建立时间，导致状态机只能停留在初始状态。为什么不将条件改成 (wr_full1||wr_full2)&&(！wr_fifo），或新定义寄存器赋值或组合逻辑赋值flag_start = (((wr_full1||wr_full2)==1'b1)&&(wr_fifo==1'b0))拿出状态机作为判决条件if（flag_star ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 szldsj 的问题《verilog状态机问题》','https://www.xiaopingtou.net/q-44654.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
嗯，我试试，新手编程，写的不规范，谢谢啊
一周热门 更多>