ERROR: [VRFC 10-2063] Module <top> not found while processing module instance <uut> [F:/Vivado_program/gate1_vhdl/gate1_vhdl.srcs/sim_1/new/test1.v:26]
ERROR: [XSIM 43-3322] Sta
tic elaboration of top level Verilog design unit(s) in library work failed.
错误显示这个，不太懂这是什么意思。
就是我在设计行为级
仿真时，代码完全是书上的，代码没有错误，但是不能仿真，出现这样的错误，希望大神们能够解答一下
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 清香自来6 的问题《xilinx 错误》','https://www.xiaopingtou.net/q-44684.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>