FPGA

[多图，手机流量注意]求助，关于Modelsim后仿真出现异常。

2019-07-15 21:25发布

站内问答 / FPGA
4917 3 1343
做了一个使用EPM3064ATC44-10芯片的工程。前仿真一切正常，可以添加波形，可是后仿真就出现问题了。不能添加波形。
后仿真未添加波形 未添加波形时一切正常

后仿真添加波形 右键选择添加波形。

点OK.png 点击restart，然后点OK

报错.png 出现以下蓝 {MOD}字。
# Loading instances from Max3064_v.sdo
# ** Fatal: SDF files require Altera primitive library
#    Time: 0 ps  Iteration: 0  Instance: /Max3064_tb File: D:/FPGAProject/Max3064/prj/../testbench/Max3064_tb.v
# FATAL ERROR while loading design


BUG.png 然后就这样了。不能重新Run-all，点击break也没反应。

求助一下是哪里出现的问题？

后仿真报错.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
asuyyy
2019-07-16 02:18
突然想起来，打开工程的时候会提示
”the device or device family does not support ”
该器件或器件种类不支持逻辑锁定，
我不太懂逻辑锁定是什么意思。难道是这个影响了后仿真的波形添加吗？
提示.png

一周热门 更多>