FPGA

ILA抓取信号，常量

2019-07-15 21:28发布

站内问答 / FPGA
17733 4 1142
在vivado中生成比特流，下板子同时用ILA抓取[5:0]}state和[2:0]count两个信号，不知道为什么count信号一直是常量，如下图，，但是代码中功能是每进入一次状态9即对count加1，而从ILA看，是可以进入状态9的，如下图， state.png ，希望大神指教。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
发条花
2019-07-16 00:47
你把计数器代码贴出来，应该代码有问题

一周热门 更多>