FPGA

如何理解Xilinx的RTL图

2019-07-15 21:29发布

站内问答 / FPGA
4802 9 1350
通用移位寄存器HDL代码
各位大神，我的通用移位寄存器HDL代码如上，我用的Xilinx ISE开发环境，我想问综合后的RTL图要如何理解，上述HDL代码的RTL图如下所示，
通用移位寄存器的RTL图
请问图中那些未连接的pin都是什么情况？该图要如何与HDL代码联系起来？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
beiker
2019-07-17 01:58
chen1733 发表于 2017-8-16 21:34
有些未连接的可能是定义了但是没有使用吧

确实定义了，也使用了。

一周热门 更多>