FPGA

verilog事件控制语句问题

2019-07-15 21:29发布

站内问答 / FPGA
1387 8 1144
各位大神，我在学习verilog的过程中遇到一个问题，如图中代码，后面3个@（...）是什么意思？有什么作用？为什么我用Xilinx的综合工具不能综合？请大神们指教！(真诚脸
问题代码
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
beiker
2019-07-16 05:27
大神门，不要只查看，不回复呀

一周热门 更多>