2019-07-15 21:29发布
LQVSHQ 发表于 2017-8-14 12:06 以它的本意看是，@(posedge clk)代表clk的上升沿。例题中，不是要求4个连续样值的和吗？加上always中的一个（此时为四个连续样值中第一个），接下来的三个@(posedge clk)分别是紧接的连续三个样值求和。
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 beiker 的问题《verilog事件控制语句问题》','https://www.xiaopingtou.net/q-44798.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
能麻烦您看一下我的另一个帖子里的问题吗？就是Xilinx综合后的RTL图如何跟HDL代码对应起来的问题。
一周热门 更多>