FPGA

关于XILINX 时钟问题

2019-07-15 21:30发布

站内问答 / FPGA
16583 3 1592
1.我在UCF里进行了时钟约束，请问这个时钟是不是由FPGA晶振产生的？
NET "clk" TNM_NET = clk;
tiMESPEC TS_clk = PERIOD "clk" 20 ns HIGH 50%;


2.通过 CLOCK  wizard IP  输出的时钟，就是全局时钟吗？
clock_input.png clock_out.png
假设我把问题1的时钟当作输入时钟，请问clock_input 选项 选哪一个？
我想把经过PLL输出的时钟当成全局时钟，clock_output 选项是不是选BUFG ?
希望大家不吝指教

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
rainy332616759
2019-07-16 05:00
第一个问题：是晶振产生全局时钟
第二个问题：clock input 你看你时钟信号的输入类型，IBUFG,还是IBUFGDS还是BUFG
                   clock output 你看是BUFG还是BUFGCE类型

一周热门 更多>