FPGA

请问一个时序逻辑always块中，写多个if...else if ...else if...语句和用case语句对时序和稳定性影响有什么不同？

2019-07-15 21:36发布

站内问答 / FPGA
3523 5 1706
请具体说明为什么哈，谢谢。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
小夕nike
2019-07-16 08:30
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>