FPGA

基于FPGA用Verilog HDL设计一个数字时钟

2019-07-15 21:38发布

站内问答 / FPGA
16682 5 1790
利用开发板上的十六进制7段数码显示译码器设计一个标准数字时钟，八个数码管分别显示小时、分钟、秒，显示格式为24小时进制格式；具备按键清零功能。用的是cycloneⅡ代码有注释的话最好
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
公子yin
2019-07-16 12:24
作业还是要自己做的

一周热门 更多>