FPGA

Verilog不能合成MOS开关门原语

2019-07-15 21:39发布

站内问答 / FPGA
19461 2 1065
如图，在书上看到的一个小例程，然后用quartusii V14.1对其进行综合，显示Verilog不能合成MOS开关门原语。这段代码是在康华光的第五版的数电上看到的啊，为什么不能综合？
Verilog是不是不能合成MOS开关门原语.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
平漂流
2019-07-16 07:11
reallmy 发表于 2017-6-3 16:30
好像是不行吧，记不太清了，但是正常这样原语基本不用的！

好吧，看来康华光欺骗了我们

一周热门 更多>