FPGA

求教， 仿真就出错了

2019-07-15 21:42发布

站内问答 / FPGA
5114 8 1643
library ieee;
use ieee.std_logic_1164.all;

entity first is
        port(x:in std_logic_vector(1 downto 0);
                        y:out std_logic_vector(1 downto 0));
        end first;

architecture behave of first is
        begin
                y(1)<=x(1);
                y(0)<=x(0);
        
        end behave;



QQ图片20170516091749.png


刚下载的9.0，前边都没错，也没警告，到了 仿真就出错了。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
songqiaiwen
2019-07-16 14:13
空有一腔热血 发表于 2017-5-16 16:18
破解到这个样子，是不是 没破解完全， 难受

你搜一下csdn上有个9.0的破解器，你要是不着急等我回家找找我以前的破解器发给你

一周热门 更多>