FPGA

关于千兆以太网，UDP传输漏包的问题

2019-07-15 21:43发布

站内问答 / FPGA
14020 19 1389
FPGA千兆以太网发送数据，数据来自AD采集（有60MHz），经FIFO缓存。采用的UDP协议，一帧一帧传输数据，最后通信成功，但是漏包严重，后来发现是因为：AD不停地采集数据，但每一帧UDP数据包还需要传输包头、地址、端口号等，这段时间里采集的数据就丢失了。请问大家有没有什么解决办法呢？

补充内容 (2017-5-24 14:46):
我后来降低了采样频率，signal tapii里看到是没漏包的，但labview里看到是漏包了；
还有一个大问题，错包也很严重，一帧一帧的错误的数据，后来又取消了FIFO，错包要好些；
后来观察到数据在AD采集时，已经出错了（一段一段的），所以跟错包比起，漏包也可以容忍了，毕竟是有规律的漏包。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
若愚JX
2019-07-17 12:10
远望迫察 发表于 2017-5-18 20:53
用winshark抓包可以不丢包，不过我当时是50M*16bit，60M清楚会不会，

我需要在LabVIEW上显示波形，就是看到LabVIEW上波形不对

一周热门 更多>