fhyfhy 发表于 2017-5-14 23:24
有testbench文件吗？？

module vtf_vga_test;

        // Inputs
        reg rst_n;
        reg fpga_gclk;
        reg key1;

        // Outputs
        wire vga_hs;
        wire vga_vs;
        wire [4:0] vga_r;
        wire [5:0] vga_g;
        wire [4:0] vga_b;

        // Instantiate the Unit Under Test (UUT)
        vga_test uut (
                .rst_n(rst_n),
                .fpga_gclk(fpga_gclk),
                .vga_hs(vga_hs),
                .vga_vs(vga_vs),
                .vga_r(vga_r),
                .vga_g(vga_g),
                .vga_b(vga_b),
                .key1(key1)
        );

        initial begin
                // Initialize Inputs
                rst_n = 0;
                fpga_gclk = 0;
                key1 = 0;

                // Wait 100 ns for global reset to finish
                #100;
        
                // Add stimulus here

        end
      
endmodule


能帮我看看激励代码怎么写吗