FPGA

比较器输出电平与FPGA连接问题

2019-07-15 21:45发布

站内问答 / FPGA
9839 3 1078
我比较器输出高电平2.5V，低电平0.4V；我的FPGA供电是3.3V，利用的芯片是CYCLONE II系列。
请问下各位高人，如果我比较器输出直接连接FPGA管脚，FPGA会自动将2.5V识别为高电平吗？还是输入电平必须是3.3V才可能被FPGA识别为高电平？
谢谢!
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
小孩多多
2019-07-16 02:35
楼上+1

一周热门 更多>