FPGA

为什么在FPGA中读取FIFO时，读的第一个数据和第二个数据之间会有两个时钟周期的延迟呢？

2019-07-15 21:46发布

站内问答 / FPGA
5549 6 1380
tica, Tahoma, Arial, sans-serif">在使用Modesim仿真时，读FIFO的第一个数和第二个数据之间有2个时钟的延迟，这是什么原因造成的啊
1.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
小刀哥
2019-07-16 12:00
这个不叫延迟

一周热门 更多>