网上找到一个介绍，偏移约束也是一类基本时序约束，规定了外部时钟和数据输入输出引脚之间的相对时序关系，只能用于端口信号，不能应用于内部信号


我现在将一个输入时钟clk0  经过一个DCM  产生  clk1 ，  然后  clk1 又经过一个DCM  产生   clk2；
最终给sdram的读写时钟都是[img=0,1]file:///C:UsersLWAppDataRoamingTencentUsers1052301655QQWinTempRichOleY@96_Y(JFN_$S$EX$D9H@DW.png[/img]这个clk2（Clk_SDp_1），但是约束的时候总是会有warning，说这个约束不起作用；


WARNING:timing:3225 - Timing constraint COMP "sd_data_1<5>" OFFSET = OUT 2 ns
   BEFORE COMP "Clk_SDp_1"; ignored during timing analysis



之前查过好像因为这个约束需要 输入的pad 时钟，但是pad时钟并不是我sdram的读写时钟啊~这个时候我应该怎么约束呢？

希望有经验的前辈能抽出时间给点建议，困扰了一个月了，谢谢！！！！
[img]file:///C:UsersLWAppDataRoamingTencentUsers1052301655QQWinTempRichOleY@96_Y(JFN_$S$EX$D9H@DW.png[/img]

[img]file:///C:UsersLWAppDataRoamingTencentUsers1052301655QQWinTempRichOleY@96_Y(JFN_$S$EX$D9H@DW.png[/img]file:///C:UsersLWAppDataRoamingTencentUsers1052301655QQWinTempRichOle]38S$CDZGDNI2ZHS6D49R%K.png