FPGA

求大神解答：怎样用verilog语言实现数码管直接输出输入数字

2019-07-15 21:52发布

站内问答 / FPGA
15724 2 1549
本人小白一枚，刚刚接触verilog和FPGA，想解决的问题是：控制数码管的输出等于输入数字
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
杯具君
2019-07-16 08:15
用assagin呀  连一条线过去就好了的

一周热门 更多>