FPGA

求助：cycloneV 用modelsim仿真PLL 为什么一直没有输出？

2019-07-15 21:53发布

站内问答 / FPGA
11809 2 1533
如题

不知道是哪里设置的问题 PLL仿真一直没有输出
求各位帮助解答
Capture.JPG
Capture1.JPG
Capture2.JPG
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
漠小然
2019-07-16 00:48
你好，我也是用的Cyclone V  配置PLL IP核， 同样一直没有输出，仿真也有问题，能否加个好友讨论下这个问题？
QQ：526049123

一周热门 更多>