关于verilog串口中的位拼接语句问题-reallmy的回答

关于verilog串口中的位拼接语句问题

2019-07-15 21:55发布

3727 2

那个rx_data<={rx_r2,rx_data[7:1]}，这句话怎么理解。为什么不能是rx_data<={rx_data[7:0]}这个程序是很常见的RS232串口接收的程序，本人新手，请大家耐心讲解，谢谢。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

2条回答

2019-07-16 02:07

rx_data<={rx_r2,rx_data[7:1]}意思是将接收的1bit数据rx_r2放在rx_data的最高为，rx_data本身右移一位，如此循环就完成了一个串转并的过程了！最佳答案