synplify综合问题,跪求解决方法

2019-07-15 21:59发布

使用synplify综合verilog,用nand想获得与非门,结果获得的是与门+非门,这样门电路延时和面积不是都增加了么。。
求解怎么解决。。
跪谢
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。