FPGA

CPLD数字滤波

2019-07-15 22:01发布

站内问答 / FPGA
6202 10 1169
若输入信号电平在至少3个连续的时钟周期保持为1或0不变？？？？？

怎么理解 这个都看不懂  求指教
11.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
刘旺小盆友
2019-07-16 00:30
论文为 用FPGA实现的正交解码/计数器

小白在学习CPLD，需要做一个脉冲计数，脉冲形式有正交，CW,CCW   方向加脉冲形式，

各位大神有没有什么好的方案 推荐啊

跪求

一周热门 更多>