FPGA

最近在用vivado的fifo IP核 遇到了一个问题 fifo的输出状态未知 如图 求解？

2019-07-15 22:01发布

站内问答 / FPGA
2496 2 1089
如图所示 输入为16位 输出为32位  若输出中的x为1 状态就正常了
QQ截图20170216155017.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
reallmy
2019-07-16 03:41
看下fifo空满状态！！看下这两bit是不是其他地方使用了，是不是冲突了！ 最佳答案

一周热门 更多>