FPGA

verilog如何实现十进制数按个位十位拆开？

2019-07-15 22:01发布

站内问答 / FPGA
4339 6 1069
verilog有没有什么方法把一个十进制数按个位十位拆开，不用除法和取余？求大神讲解
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
自动化11201
2019-07-16 03:26
verilog不能取余取模吗

一周热门 更多>