FPGA

Verilog中寄存器的定义

2019-07-15 22:03发布

站内问答 / FPGA
3323 8 1357
我是FPGA的新手想请教一下Verilog中什么时候需要给变量定义寄存器。一开始我以为每个输入、输出都要定义没定义的话默认为一，但是今天看到一段代码输入变量[3:0] key_in并没有定义寄存器。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
花涛
2019-07-16 10:43
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>