FPGA

频率计中测量时间间隔中的两个非门串联问题

2019-07-15 22:10发布

站内问答 / FPGA
18669 2 1222
在网上找了一下答案，说是增强驱动能力，整形等等..但还是不明雾里，如果是外部电路可以解释，但在一块FPGA板上编程实现，需要增强驱动能力吗？？还是与门的延迟有关，求高手帮忙解释一下，这两个非门起什么作用
[DT]`DEW2][SMV976[84P4Q.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
kyle5566
2019-07-16 01:33
两个非门连接到同步电路2的时钟端应该是起到延时的作用，使得与同步电路1的时钟异步，这样才能在同步电路1 发出数据时同步电路2能够及时处理，个人看法 最佳答案

一周热门 更多>