FPGA

请帮忙看看我ds18b20的verilog代码哪里有错，急

2019-07-15 22:12发布

站内问答 / FPGA
12434 2 1542

复制代码
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
丶山上打老虎
2019-07-15 23:17
  1. module ds18b20_control_module(
  2.         input clk,
  3.         input rst_n,
  4.        
  5.         output [15:0]Temper,
  6.         output read_finish,
  7.        
  8.         output [3:0]flag,
  9.        
  10.         inout DQ,
  11.         input Start
  12. );
  13.         reg [15:0]rTemper;

  15.        
  16. //DQ三态
  17.         reg rDQ;
  18.         reg isRead;
  19.         assign DQ = isRead?1'bz:rDQ;

  21. //1us 定时和计数器
  22.         reg [5:0] time_1us_cnt;
  23.         reg isCount;
  24.         always @(posedge clk or negedge rst_n)
  25.                 if(!rst_n)
  26.                         time_1us_cnt <= 6'd0;
  27.                 else if(time_1us_cnt == 6'd49)
  28.                         time_1us_cnt <= 6'd0;
  29.                 else if(isCount)
  30.                         time_1us_cnt <= time_1us_cnt + 1'b1;
  31.                 else if(!isCount)
  32.                         time_1us_cnt <= 6'd0;
  33.        
  34.         reg [10:0]time_cnt;
  35.         reg [10:0]Times;
  36.         always @(posedge clk or negedge rst_n)
  37.                 if(!rst_n)
  38.                         time_cnt <= 11'd0;
  39.                 else if(time_cnt == Times)
  40.                         time_cnt <= 11'd0;
  41.                 else if(isCount && time_1us_cnt == 6'd49 )
  42.                         time_cnt <= time_cnt + 1'b1;
  43.                 else if(!isCount)
  44.                         time_cnt <= 11'd0;
  45.        
  46. //1S定时器       
  47.         reg [25:0]time_1s_cnt;
  48.         always @(posedge clk or negedge rst_n)
  49.                 if(!rst_n)
  50.                         time_1s_cnt <= 26'd0;
  51.                 else if(time_1s_cnt == 26'd49_999_999)
  52.                         time_1s_cnt <= 26'd0;
  53.                 else if(isCount)
  54.                         time_1s_cnt <= time_1s_cnt + 1'b1;
  55.                 else if(!isCount)
  56.                         time_1s_cnt <= 26'd0;
  57.        
  58.                        
  59.                        
  60. //状态机
  61.         reg [2:0]state;
  62.         reg ack;
  63.         reg flag_r;
  64.         parameter IDLE = 3'd0;
  65.         parameter RESET = 3'd1;
  66.         parameter RECEIVE = 3'd2;
  67.         parameter WRITE_ROM = 3'd3;
  68.         parameter WRITE_COMMAND_44 = 3'd4;
  69.         parameter WRITE_COMMAND_BE = 3'd5;
  70.         parameter WAIT = 3'd6;
  71.         parameter READ = 3'd7;
  72.         reg [3:0]bit_counter;
  73.         reg [3:0]i;
  74.         reg [3:0]j;
  75.         reg [7:0]command;
  76.         reg read_finish_r;
  77.         reg command_finish;
  78.         reg [15:0]ds18b20_read_data;
  79.        
  80.         reg [3:0]rflag;
  81.        
  82.         always @(posedge clk or negedge rst_n)
  83.                 if(!rst_n)
  84.                         begin
  85.                                 state <= 3'd0;
  86.                                 rTemper <= 16'd0;
  87.                                 isCount <= 1'b0;
  88.                                 rDQ <= 1'b1;
  89.                                 isRead <= 1'b0;
  90.                                 ack <= 1'b1;
  91.                                 command <= 8'd0;
  92.                                 flag_r <= 1'b0;
  93.                                 i <= 4'd0;
  94.                                 j <= 4'd0;
  95.                                 bit_counter <= 4'd0;
  96.                                 read_finish_r <= 1'b0;
  97.                                 command_finish <= 1'b0;
  98.                                 ds18b20_read_data <= 16'd0;
  99.                                 rflag <= 4'd0;
  100.                                
  101.                         end
  102.                 else
  103.                         case(state)
  104.                                 IDLE:begin
  105.                                         if(Start) state <= RESET ;
  106.                                 end
  107.                                
  108.                                 //复位
  109.                                 RESET:begin
  110.                                         if(time_cnt == Times)begin
  111.                                                 isCount <= 1'b0;
  112.                                                 state <= RECEIVE;
  113.                                         end
  114.                                         else  begin
  115.                                                 isCount <= 1'b1;
  116.                                                 isRead <= 1'b0;
  117.                                                 rDQ <= 1'b0;
  118.                                                 Times <= 600;
  119.                                         end
  120.                                 end
  121.                                
  122.                                 //接收
  123.                                 RECEIVE:begin
  124.                                         if(time_cnt == 70) begin ack <= DQ;  end
  125.                                         else if(time_cnt == 600)begin
  126.                                                 isCount <= 1'b0;
  127.                                                 if(ack == 1'b0) begin
  128.                                                                 state <= WRITE_ROM;  
  129.                                                 end
  130.                                                 else state <= IDLE ;
  131.                                         end
  132.                                         else begin
  133.                                                 isCount <= 1'b1;
  134.                                                 Times <= 600;
  135.                                                 isRead <= 1'b1;
  136.                                                 rDQ <= 1'b1;
  137.                                         end
  138.                                 end
  139.                                
  140.                                 //写cc指令
  141.                                 WRITE_ROM:begin
  142.                                         case(i)
  143.                                                 0:
  144.                                                         begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'hCC;end
  145.                                                 1:
  146.                                                         if(time_cnt == 5)begin i <= i +1'b1; end
  147.                                                         else         rDQ <= 1'b0;
  148.                                                 2:
  149.                                                         if(time_cnt == 90)i <= i +1'b1;
  150.                                                         else rDQ <= command[bit_counter];
  151.                                                 3:
  152.                                                         if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
  153.                                                         else         begin isRead <= 1'b1;rDQ <= 1'b1;end
  154.                                                 4:
  155.                                                         if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
  156.                                                         else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
  157.                                                 5:
  158.                                                         begin        command_finish <= 1'b1;i <= i + 1'b1;   end
  159.                                                 6:
  160.                                                         begin       
  161.                                                                         if(flag_r == 1'b0)begin  state <= WRITE_COMMAND_44;command_finish <= 1'b0; i <= 4'd0; end
  162.                                                                         else if( flag_r == 1'b1)begin state <= WRITE_COMMAND_BE;command_finish <= 1'b0; i <= 4'd0;end
  163.                                                         end
  164.                                         endcase
  165.                                 end
  166.                                
  167.                                 //写44转换
  168.                                 WRITE_COMMAND_44:begin
  169.                                         case(i)
  170.                                                 0:
  171.                                                         begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'h44;end
  172.                                                 1:
  173.                                                         if(time_cnt == 5)begin i <= i +1'b1; end
  174.                                                         else         rDQ <= 1'b0;
  175.                                                 2:
  176.                                                         if(time_cnt == 90)i <= i +1'b1;
  177.                                                         else rDQ <= command[bit_counter];
  178.                                                 3:
  179.                                                         if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
  180.                                                         else isRead <= 1'b1;//        rDQ <= 1'b1;
  181.                                                 4:
  182.                                                         if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
  183.                                                         else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
  184.                                                 5:
  185.                                                         begin        command_finish <= 1'b1;i <= i + 1'b1;   end
  186.                                                 6:
  187.                                                         begin        command_finish <= 1'b0; state <= WAIT ; i <= 4'd0;end
  188.                                         endcase
  189.                                 end
  190.                                
  191.                                         WRITE_COMMAND_BE:begin
  192.                                                 case(i)
  193.                                                         0:
  194.                                                                 begin isRead <= 1'b0;isCount <= 1'b1;Times <= 11'd100; i <= i + 1'b1;command <= 8'hBE;end
  195.                                                         1:
  196.                                                                 if(time_cnt == 5)begin i <= i +1'b1; end
  197.                                                                 else         rDQ <= 1'b0;
  198.                                                         2:
  199.                                                                 if(time_cnt == 90)i <= i +1'b1;
  200.                                                                 else rDQ <= command[bit_counter];
  201.                                                         3:
  202.                                                                 if(time_cnt == 100) begin isCount <= 1'b0; i <= i + 1'b1;   end
  203.                                                                 else         isRead <= 1'b1;//rDQ <= 1'b1;
  204.                                                         4:
  205.                                                                 if( bit_counter == 7)begin bit_counter <= 4'd0; i <= i + 1'b1;  end
  206.                                                                 else begin bit_counter <= bit_counter + 1'b1; i <= 4'd0; end
  207.                                                         5:
  208.                                                                 begin        command_finish <= 1'b1;i <= i + 1'b1;   end
  209.                                                         6:
  210.                                                                 begin        command_finish <= 1'b0; state <= READ ; i <= 4'd0; end
  211.                                                 endcase
  212.                                         end
  213.                                 //等待1s
  214.                                 WAIT:begin
  215.                                         if(time_1s_cnt == 26'd42_999_999)begin state <=RESET;flag_r <= 1'b1;isCount <= 1'b0;  end
  216.                                         else begin isCount <= 1'b1; end
  217.                                 end
  218.                                 //读取
  219.                                 READ:begin
  220.                                         case(j)
  221.                                                 0:
  222.                                                         begin isCount <= 1'b1;Times <= 11'd100; j <= j + 1'b1;flag_r <= 1'b0;end
  223.                                                 1:
  224.                                                         if(time_cnt == 3) j <= j +1'b1;
  225.                                                         else begin isRead <= 1'b0;rDQ <= 1'b0;end
  226.                                                 2:
  227.                                                         if(time_cnt == 80) j <= j +1'b1;
  228.                                                         else if(time_cnt == 10)begin ds18b20_read_data <= {DQ,ds18b20_read_data[15:1]};   end
  229.                                                         else begin isRead <= 1'b1;rDQ <= 1'b1;end
  230.                                                 3:
  231.                                                         if(time_cnt == 90) begin isCount <= 1'b0; j <= j + 1'b1;   end
  232.                                                         else begin end//isRead <= 1'b0;rDQ <= 1'b1;end
  233.                                                 4:
  234.                                                         if( bit_counter == 15)begin bit_counter <= 4'd0; j <= j + 1'b1;  end
  235.                                                         else begin bit_counter <= bit_counter + 1'b1; j <= 4'd0; end
  236.                                                 5:
  237.                                                         begin        read_finish_r <= 1'b1;j <= j + 1'b1; end
  238.                                                 6:
  239.                                                         begin       
  240.                                                                  state <= IDLE ; read_finish_r <= 1'b0;rTemper <= ds18b20_read_data ;rflag[0]<=1;
  241.                                                         end

  243.                                         endcase
  244.                                 end
  245.                         endcase
  246.                        

  248.         assign Temper = rTemper ;
  249.         assign read_finish = read_finish_r;
  250.         assign flag = rflag;
  251.        


  254. endmodule
复制代码

一周热门 更多>