FPGA

请问能仅仅用组合逻辑电路来设计一个异步状态机吗 来检测序列比如00011

2019-07-15 22:13发布

站内问答 / FPGA
17854 1 1047
从右边开始收   不能用触发器

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
楚汉风云
2019-07-16 01:15
状态机本来就是非常典型的时序逻辑!
如果用组合逻辑来实现，那就不要考虑状态机的思路了~

一周热门 更多>