{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 半飞过 的问题《求指教的，真心求帮忙指教的。》','https://www.xiaopingtou.net/q-45622.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
附件1是SDRAM读写的VHDL的语言代码，是根据附件2verilog HDL例程改写的，环境是Quartus II9.1,附件2里有芯片的手册。代码还望各位指正下，还有就是波形怎么仿真，因为自己已经研究了一段时间，也问了些人，并没有解决仿真出现的问题。 我的qq505403998, 讲真，谢谢那些能帮忙的。
-
-
write.rar
下载积分: 积分 -1 分
476.1 KB, 下载次数: 5, 下载积分: 积分 -1 分
-
-
SRAM write.rar
下载积分: 积分 -1 分
3.68 MB, 下载次数: 4, 下载积分: 积分 -1 分
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
就是首先在quartus上搭建qsys时，我用tcl脚本文件来分配管脚，但有部分没有在图上显示出来，比如说，1.PNG上sdram_cs_n没有显示分配的引脚，但手动分配的Assignment Planner 在写入TCL文本并且运行后，引脚分配在Planner上都显示了（3.PNG图上显示），然后我编译没有报错，接着就是建立nios II 工程，按照相应教程文档走，出现我在贴子上说的nios上碰到的问题。
一周热门 更多>