FPGA

请教一个与数字电路有关比较简单的问题，希望大神可以给个详细的答案

2019-07-15 22:16发布

站内问答 / FPGA
7973 1 1544
写了个一位全减器，发现不管怎么写，时序电路仿真中的输出都出现延迟的现象，发现延迟在其他的点路都存在，暂时在数字电路书本中并没有找到合适的答案，有冒险竞争，但只能解释毛刺的现象，不知道有没有大神可以指点下，是什么根本原因造成了延迟，或者可不可以告诉下数字电路的哪个知识点讲到了
全减器.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
Vigor008
2019-07-16 02:05
描述错了，在quartus 2中出现时序仿真延迟的根本原因是什么？

一周热门 更多>