2019-07-15 22:21发布
薛定谔的猫还没死 发表于 2016-10-7 14:36 嗯，是的，用verilog写器件然后生成图形加入到bdf图里去的，那些非门与门或门都是quartus自带的库，难道不是这样做么。。。。。
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 薛定谔的猫还没死 的问题《第一次使用quartus prime，仿真时钟问题》','https://www.xiaopingtou.net/q-45742.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
哦哦，你那是用的原理图输入设计。多看看别的教材吧，那种方法无法进行大规模开发，大工程总不能画一个好几百个与非门的原理图吧？学学verilog,或者vhdl语言开发才是主流。 最佳答案
一周热门 更多>