lfjd05 发表于 2016-10-9 14:22
跑了一下你的代码，在低速情况下没有你说的问题，接近100MHz的时候RTL仿真出现了，毛刺（位于右下角，最后一条波形）
不知道这是不是楼主发现的问题。
怀疑问题出现在这段代码里，

你好，首先非常谢谢你的建议；我板子的时钟频率是200M的，频率比较高，你仿真出现的毛刺在我实际板子上没有出现，现在出现的问题是：从示波器（4G带宽）上看输出周期信号的前沿相对输入周期信号的前沿有一个周期的抖动，比如说这个周期输入输出上升沿相隔10ns，下一个周期可能是10-15个ns，从示波器上看输入输出前沿相对抖动，也就是有10个ns的固定延时（这是信号延时和寄存器存储引起的），另加5个ns的不固定延时（我所说的一个周期抖动）。麻烦帮忙想下这是怎么产生的？该怎么解决。谢谢你！