FPGA

求问为什么在使用chipscope的时候时钟连不上？

2019-07-15 22:22发布

站内问答 / FPGA
4215 2 1474
tica, Arial, sans-serif">    最近在尝试使用chipscope对波形信号进行抓取，然后在网上找来点资料来看，有2个方法实现一种是使用 IP Core Generator，一种是使用chipscope Inserter。        使用 IP Core Generator的时候，抓取波形没问题，可以通过chipscope看到信号。
    但是如果使用chipscope Inserter这种方法的时候，就不行了。完全触发不了。
    于是我怀疑是不是在使用chipscope Inserter的时钟没有把时钟连接好，我使用的是Virtex-7，使用了差分信号输入（V-7貌似没有全局时钟输入，于是选择了差分信号的系统时钟。）在chipscope的时序时钟和v文件的时钟连接时，应该选择哪个时钟？我把下图中的时钟都连接了一篇（那个clk-out是PLL的输出时钟），波形还是没触发（一直是0）
     所以我是哪里出错了吗？？ 我用Core Generator在代码中例化后，使用chipscope是可以看到波形的。

QQ图片20160929161728.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
泛爱不懂
2019-07-16 03:39
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>