请问时钟引脚的设置问题

2019-07-15 22:23发布

tica, Arial, sans-serif">本人小白,使用virtex-7 VX485t开发套件,做了一个很简单的LED灯的verilog程序,就是时钟一进来,LED就一直闪(一直取反)
     在设置管脚的时候,查到到了SysClk的P级引脚是E19,于是设置了引脚,IOSTANDARD我看到官方文档说是LCDS,但是我设置的时候没有LVDS选项,于是我选择了LVCMOS18和LVDCI18分别尝试了,但是都不行,烧录到版主上面完全没反应,于是又改成了使用UserClk的P级引脚AK34,但是仍然不行。。。
     试过使用非时钟触发,LED灯就会一直亮,所以LED管脚应该没有错,使用时钟的时候,用了PLL,输入为200Mhz(因为SysClk的晶振是200M),输出为100Mhz作为时钟。
      所以到底是哪里出问题了呢???? 百思不得其解???
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。