两路并行音频通过I2S 协议进入fpga,下载板上后结果乱序

2019-07-15 22:23发布

本帖最后由 alina.li 于 2016-9-18 19:23 编辑

原理框图.png 两路并行的数据按位进入FPGA后经过串并转换,I2S协议输出。输出时钟的bclk0 是输入数据时钟的2倍,下载到板子上,结果不正确,希望高人点拨,谢谢!
test.rar 下载积分: 积分 -1 分
12.03 MB, 下载次数: 45, 下载积分: 积分 -1 分
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。