FPGA

quartus ii 时序仿真出现了问题

2019-07-15 22:24发布

站内问答 / FPGA
5404 7 1612
两个输入管脚分别输入了一个时钟信号，而且两个信号是反相的。输出之后来应该是输出端s位高电平，co为低电平才对的，但是输出出现了一些峰刺还是什么的。用功能仿真就没有这个问题。请大家帮我分析一下。谢谢

简单的半加器 简单的半加器
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
想学点什么
2019-07-16 04:21
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>