本帖最后由 elaby 于 2013-9-26 11:12 编辑

感谢楼上兄弟回应。
还是不太明白，前面的英文是器件手册中的芯片说明。
3中的问题，
3 SDIFS is sampled on the negative edge of SCLK
译：SDIFS信号在SCLK的负沿采样。
结合您的回应，我理解就是：SDIFS信号在SCLK的负沿被锁存了。
可1. xx are clocked on the positive edge of SCLK;
2 SDOFS is referenced to the positive edge of SCLK
译：SDOFS信号以SCLK的正沿为reference。(SCLK是时钟信号，所有信号都要和时钟同步的，但有些是上升沿，有些是下降沿)
中的问题，还是不太理解，再请教一下，我要用51做接口，对于
1，那么我应该在SCLK的正沿采样/锁存XX信号吗？(还是正沿只是开始，负沿才可以采样/锁存XX信号)
2，可以理解为SDOFS信号和SCLK信号是同步的吗？(SDOFS is
referenced to the positive edge of SCLK,都是上升沿同步，至于各自的周期，由各自信号决定？)

板子调试完了，总结一下前面的问题，以后谁遇到类似问题，可以参考一下：
1. xx are clocked on the positive edge of SCLK; 正确的翻译：xx与SCLK的正沿是同步的。(那么，我就在SCLK的负沿锁存XX数据，结果正确）
2 SDOFS is referenced to the positive edge of SCLK；SDOFS参考为SCLK的正沿。（其实和1是一个意思）
3 SDIFS is sampled on the negative edge of SCLK；SDIFS在SCLK的负沿采样。（其实还是和1是一个意思）
结果：所有的数据，都是在SCLK负沿被接收方锁存的，（那么，所有发送方，都是在SCLK的正沿，发送数据的）。芯片手册里面说的和给出的时序图，错位了半个SCLK，大坑啊。
调试用的芯片，只能SCLK正沿发送数据，不如多数具备SPI接口的芯片，它们是可以通过设置，以确定在时钟的正沿或者负沿接收发送数据的。
C51做一个2M接口的串行通讯，同步不好做，只能是严格控制程序通讯部分关键指令的执行周期了。