FPGA

每当 dis_data有变化就产生一个 高脉冲该怎么写啊

2019-07-15 22:27发布

站内问答 / FPGA
9675 5 935
每当  dis_data有变化就产生一个 高脉冲该怎么写啊
我知道我这个写的是不对的,只是做个示范
always @(dis_data)
begin
        start <= 1'b0;
        start <= 1'b1;
        start <= 1'b0;
end


assign start = (dis data1 != dis_data)?1'b1:1'b0;这个也是不行的，因为脉冲宽度不可控。


我是采集输入信号的变化，最好用组合逻辑实现
如果用时序逻辑实现就会产生一个始终周期的误差。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
LQVSHQ
2019-07-16 00:30
对dis_data进行边缘检测（上升或下降沿），检测到的话，拉高start，一个时钟后再拉低就行。这个用组合逻辑实现，我是不会

一周热门 更多>