tica, Arial, sans-serif"> 各位大神，我现在做一个FPGA的项目，现在verilog代码写得差不多了，通过modelsim仿真出来的数据看上去也没什么问题，然后我老板叫我做下时序分析，就是写时序约束，但是我才刚接触这个（之前一直只写verilog代码和用modelsim看数据），现在请问几个问题，希望论坛大神指教：1. 我该怎么开始？ 是看时序报告，然后直接写时序约束文件吗？？？全都端口都要做约束吗？？？（毫无头绪怎么开始）
2. 需要布局布线之后才能做时序分析吗？？
3. 我老板还说要用chipshope看逻辑，这个是chipshope是要链接板子上调试，需要用testbench吗，不用的话，一定要上位机输入激励信号吗？？？
本人还是小白，希望大神帮助指教undefined
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 wenjiaying 的问题《关于时序约束，该怎么开始？》','https://www.xiaopingtou.net/q-45883.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
这个不是画板子的时候就定了吗！！！！！！如果还没有定就去查器件手册啊，每个io都有说明的，方向啥的，是不是时钟管脚！！！！
一周热门 更多>